Результаты
Для оценки экономии энергии, реализованном локальным управлением сигналами включения различных подсистем, в процессе симуляции трафик увеличивался. Для наблюдения эффекта от размера пакетов, симульяция повторялась на различных типовых размерах пакетов. Полученные результаты показали результаты сравнимые с результатами сценария «всегда включен», который подтверждался 100 % времени. На рисунке 8 изображено время безотказной работы модуля пересылки в процентах по сравнению со сценарием «постоянно включено».
Рисунок 8
Этот модуль должен быть включен самое длительное время в процессе обработки и он должен дождаться результатов поиска. Как ожидалось, смещение уменьшается с нагрузкой сети, но это подтверждается даже для высокой нагрузки. В граничном случае активный линк без трафика может сохранить 99 % энергии, т.к. он отключен основную часть времени. Другой пример, время работы фильтра МАС адреса адресата показано на рисунке 9.
Рисунок 9
Это модуль осуществляет простую операцию, он может быть отключен большую часть времени, т.к. работает только с заголовками. БОльший размер пакета приводит к большему смещению потребления. В этом модуле может быть сохранено до 60% энергии.
Далее было просимулировано влияние в управлении уровней мощности коммутационного процессора. Для того, чтобы сохранить минимальную задержку, необходимо уменьшить скорость до уровня производительности, на которой еще нет задержки пакетов. Процессор переключается в режим низкого энергопотребления когда общее заполнение буферов падает ниже определённой границы. Уменьшение скорости работы процессора имеет свою цену: скорость процессора не может изменяться также часто как изменяется нагрузка сети. Таким образом, первые пакеты в очереди будут обработаны на самой низкой скорости , внося задержку для будущих пакетов.
Снова, симуляции повторялись для различных уровней нагрузки и различных размеров пакетов. Кроме того, энергосбережения также была показана средняя и максимальная задержка.
На рисунке 10 показывает уровень энергосбережения достигнутый процессором в процентах от сценария с максимальной производительностью.
Рисунок 10
Выигрыш увеличивается с уменьшением нагрузки, как предполагалось. Также выигрыш увеличивается с уменьшением размера пакетов, достигая максимального значения, когда оба условия имеют максимальное значение. Выигрыш может достигать 50%. Пример задержки пакетов размером 128 байт показан на рисунке 11, хотя максимальное значение задержки удваивается, среднее значение близко к минимуму, что означает, что только несколько пакетов задержаны.
Рисунок 11
С ростом нагрузки процессор запускается с большей производительностью большую часть времени, обрабатывая малые очереди с большей скоростью и задержка все еще не увеличивается. С дальнейшем увеличением нагрузки, буфера насыщаются и некоторые фреймы ожидает большее время, внося максимальную задержку.
Заключение
В этой статье был представлен универсальная платформа для обработки пакетов, который может быть использован как основа для построения различных приложений обработки пакетов, таких как коммутация, маршрутизация, мониторинг и т.п. Платформа имеет модульное состав, что позволяет реализовывать масштабируемые системы. Для верификации разработки используется симуляционное окружение, которое предоставляет потактовые модели компонентов.
Используя окружение для симуляции, был разработан тестовый коммутатор. Энергоэффективная операция подтверждается иерархическим управлением питанием. Результаты показали аппаратную совместимость скорости обработки пакетов со скоростью работы среды, а также 60% выигрыш в энергопотреблении для простых модулей, а в периоды ожиданиях выигрыш может достигать 99% в зависимости от трафика. Для более сложных модулей, таких как модуль пересылки, выигрыш минимален для высоких нагрузок, но значителен для небольших. Кроме того, показано, что регулировка частоты работы процессора дает значительный выигрыш за счет незначительного джиттера трафика.
Дополнительное сбережение энергии возможно за счет использования специализированных аппаратных ускорителей для операций поиска.
Ссылки
- D. Antos, V. Rehak, J. Korenek: Hardware Router’s Lookup Machine and its Formal Verification, ICN’2004 Conference Proceedings, 2004.
- M. Ciobotaru, M. Ivanovici, R. Beuran, S. Stancu, Versatile FPGA-based Hardware Platform for Gigabit Ethernet Applications, 6th Annual Postgraduate Symposium, Liverpool, UK, June 27-28, 2005.
- J. Ou, V. K. Prasanna, Rapid Energy Estimation of Computations on FPGA-based SoftProcessors, IEEE System-on-Chip Conference, 2004.
- Werner M., Richling J., Milanovic N., Stantchev V.: Composability Concept for Dependable Embedded Systems, Proceedings of the International Workshop on Dependable Embedded Systems at the 22nd Symposium on Reliable Distributed Systems (SRDS 2003), Florence, Italy, 2003.
- OSCI SystemC 2.2.0 Documentation: User’s Guide, Functional Specifications, LanguageReference Manual. Online: http://www.systemc.org/
D. Teuchert, S. Hauger: A Pipelined IP Address Lookup Module for 100 Gbps Line Ratesand beyond, The Internet of Future, pp. 148—157., ISBN 978-3-642-03699-6 (2009) - Intel White Paper: Enhanced Intel SpeedStep Technology for the Intel Pentium M Processor, Online: ftp://download.intel.com/design/network/papers/30117401.pdf, March 2004.
- Liberouter project homepage, http://www.liberouter.org/
- Nick Possley, Traffic Management in Xilinx FPGAs, White Paper, April 10, 2006
- A. Kennedy et. al., Low Power Architecture for High Speed Packet Classification,ANCS’08, November 6–7, 2008, San Jose, CA, USA.
- A. Iranli and M. Pedram: System-level power management: An overview, In: The VLSIHandbook Second Edition, Edited by W-K. Chen, Taylor and Francis, December 2006
Источники
Материал предназначен для использования в образовательных целях