Формирование диаграммы направленности в ПЛИС компании ALtera (Intel)

На рисунке 8 показана традиционная система преобразования с понижением частоты, где входящий сигнал сдвигается к нижней частоте. Входящий сигнал смешивается с другим локально генерированным сигналом создает гетеродинный выход, который фильтруется и частота которого понижается. Гетеродин это генерация новых частот за счет смешивания (умножения) двух осциллограмм. После это основные данные для обработки сигналов и данных на последующих стадиях в системе.

Рисунок 8

Для корректной работы, цифровое формирование диаграммы направленности должен иметь следующие характеристики:

• входные соединения с большой пропускной способностью которые могут быть ориентированы на некоторое количество типов интерфейсов
• простую архитектуру, которая хорошо подходит для параллельной фильтрации в реальном времени
• настраиваемая и достаточная память для хранения данных весов для обработки лучей в пространстве и времени с помощью процессоров
• настраиваемую временную или частотную обработку с скоростью, достаточной для работы со всеми сигналами
• высокая производительность платформы, которая имеет небольшие размеры и низкое потребление
• широкую пропускную способность для непрерывной обработки на базе микросхем либо широкополосный выход для передачи данных для обработки в системе на следующем этапе

Ниже продемонстрировано как платформа для формировании диаграммы направленности компании ALtera (Intel) удовлетворяет этим требованиям.

Компания Altera (Intel) предоставляет пример разработки входных каскадов устройства  формирования диаграммы направленности, который поможет разработчикам начать процесс разработки устройств формирования диаграмм направленности. Этот пример разработки использует так называемую полифазную цифровую обработку с понижением частоты DDC (polyphase digital downconverstion), показанную на рисунке 9 (Figure 9) из-за эффективного использования ресурсов. Полифазная декомпозиция (polyphase decomposition) эффективна с вычислительной точки зрения и позволяет анализировать множественные фазы в сигнальном потоке. Этот метод использует наложение (aliasing)  для уменьшения используемых ресурсов при этом тот же эффект, что и сдвиг в область  более низких частот до выборки. В итоге, смеситель оперирует на выходной частоте семплирования вместо входной частоты, что позволяет сохранить ресурсы и энергию.

Сигнальный поток в входных каскадах радиолокатора приведённого примера показан на рисунке 9 и рисунке 10.

Рисунок 9

Рисунок 10

В этом примере АЦП с частотой дискретизации 2,8 гигасэмплов в секунду конвертирует в 8 фаз на частоте 350 МГц с помощью мегафункции ALTLVDS. Сначала  проект преобразует преобразование с понижением частоты 8 в 1 с использованием полифазных фильтров. Затем, вращатель и сумматор позволяют выбрать желаемую зону Найквиста. Затем комплексный основной сигнал готов для дальнейшей обработки. Анализ с использованием быстрого преобразования Фурье используется для преобразования в спектральное представление. Высокоскоростной интерфейс SERDES может использоваться для передачи большого объёма данных следующей ПЛИС либо на соединительную плату. Полифазные фильтры, мультифазные NCO, выборка диапазонов, комплексный сумматор, и 1K комплексных блоков быстрого преобразования Фурье доступны в расширенном наборе блоков DSP Builder. Это пример может также служить основой для более сложных разработок на том же чипсете, возможно использующих импульсную компенсацию,  Допплеровскую обработку или пространственно-временную адаптивную обработку (STAP — space-time adaptive processing).

Серии ПЛИС Stratix и Arria компании Altera (Intel) предоставляют улучшенную поддержку для высокопроизводительных приложений для формирования диаграммы направленности:

• входные соединения с большой пропускной способностью, включая LVDS и высокоскоростные SERDES
• простую архитектуру оптимизированную для параллельной фильтрации в реальном времени, включая предварительные сумматоры для эффективной симметричной фильтрации, совместимость с настоящей цифровой обработкой сигналов с плавающей запятой, 64-разрядные накопители для обработки с высокой точностью
• высокая плотность памяти и блоков ЦОС, включая микросхемы Stratix V GS с объемом встроенной памяти до 55 Мбит и до 4000 элементов ЦОС в одном чипе
• для приложений, которые требуют анализа вне чипа, эти устройства предлагают различные типы высокоскоростных интерфейсов памяти различного типа, включая DDR3, QDRII+ и RLDRAM II
• логика, конфигурируемая пользователем, для реализации фильтрации на основе времени или частоты
• наилучшее соотношение потребляемой мощности к производительности из доступных устройств
• широкополосные интерфейсы SERDES, LVDS и порты ввода-вывода общего назначения для передачи данных внешним микросхемам без задержек

Ссылки

1. Bores Signal Processing, Introduction to DSP—DSP Processors: Data Formats, December, 2010. http://www.bores.com/courses/intro/chips/6_data.htm
2. Jeffs, Brian D. Beamforming: A Brief Introduction, Presentation, (Brigham Young University, October, 2004).
3. Harris, Fredric J. Multirate Signal Processing for Communication Systems, Chapter 6,(Prentice Hall, ISBN 0-13-146511-2).
4. Richards, Mark A. Fundamentals of Radar Signal Processing, Chapter 9, (McGrawHill, ISBN 0-07-144474-2).
5. Worsham, Richard. Northrop Grumman Radar Notes, et al, Presented at Radar 2010 Conference, May, 2010

Источники

• https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/wp/wp-01156-dsp-radar.pdf

Материал предназначен для использования в образовательных целях