Общая характеристика

В апреле 2008 г. комитет JC-16 Ассоциации разработчиков твердотельных технологий JEDEC (JEDEC Solid State Technology Association) опубликовал стандарт JESD204A. Стандарт — это полностью переработанная версия стандарта JESD204, впервые выпущенного в 2006 г.

Основное новшество в стандарте JESD204A — это возможность одновременного синхронного  обмена данными по нескольким каналам на одной линии связи, что позволяет использовать преобразователи данных с более широкой полосой пропускания или несколько каналов передачи одновременно.

Также стало возможно мультиплексирование портов ввода-вывода  преобразователей с одним каналом для параллельной передачи по нескольким линиям. Также стандарт JESD204A имеет еще одно преимущество: уменьшение количества задействованных портов ввода-вывода.

В стандарте приведены протоколы физического, транспортного и канального уровней, а также предусмотрена поддержка многоточечных соединений микросхемами ПЛИС (рисунок 1), но все ограничено только одной логической схемой.

Рисунок 1

Синхронизация времени между несколькими каналами АПЦ или ЦАП — обязательное условие во многих системах сбора и обработки данных, особенно в современных системах связи. Прежде при разработке системы обработки данных или связи приходилось приходилось самостоятельно придумывать механизм синхронизации на уровне платы. Появление JESD204A решает эту проблему.

JESD204А определяет дифференциальный последовательный протокол , обеспечивающий передачу от точки к точке в одном направлении, на физическом уровне. Данные скремблируются по алгоритму 8В/10В, а скорость передачи данных изменяется в пределах  от 312,5 Мбит/с до 3,125 Гбит/с. Необходимо отметить, что указанный диапазон скоростей приведен для передачи кодированных данных, поэтому эффективная скорость передачи будет несколько ниже. В случае соблюдения всех требований на физическом уровне стандартом гарантируется правильное взаимодействие между передатчиком (как правило, АЦП) и приемником (ПЛИС), находящимеся на одной печатной плате, изготовленной из материала FR-4, по медным проводникам длиной от 20 см  со скоростью обмена до 3,125 Гбит/с. Устройства, поддерживающие JESD204А, не обязаны поддерживать весь диапазон скоростей.

Электрические требования интерфейса полностью соответствуют требованиям к токовым логическим схемам типа CML (CML — Current mode logic), аналогичных стандартам DVI и  HDMI, используемых для передачи цифровых видеоданных. Для устройств, поддерживающих JESD204А, рабочее напряжение составляет 1,2 В, а волновое сопротивление  — 100 Ом. Сигналы передаются в дифференциальной форме и с малой амплитудой сигнала. В стандарте также определены  вид глазковой диаграммы и характеристики шума для принятого и передаваемого сигналов.

В соответствии с JESD204А, существует три типа сигналов:

— Lane — дифференциальный токовый сигнал с кодирование 8В/10В, обеспечивающий самосинхронизацию;

— Frame clock — сигнал общей частоты для задания порядка следования контрольных и информационных пакетов и синхронизации. Он поступает на все устройства, подключенные к линии. Сигнал «Frame clock» обычно используется для тактирования АЦП и ЦАП, поэтому  необходимо обеспечить малый уровень шума. С учетом необходимости обеспечения малого уровня шума его нельзя восстановить из входного сигнала.

— Sync — сигнал приемника, указывающий передатчику о необходимости пересинхронизации линии или об ошибке. Этот сигнал критичен ко времени и формируется аппаратно. Стандарт содержит требования по задержке распространения, времени установления и удержания для сигнала Sync. В системах, содержащих несколько ЦАП, все сигналы Sync  логически объединяются и подключаются к ПЛИС. Типовые схемы подключения АЦП и ЦАП приведены на рисунке 2 и рисунке 3.

Рисунок 2

Рисунок 3

В стандарте не рассматриваются вопросы синхронизации потоков данных от нескольких ЦАП. Считается, что этот вопрос согласования заранее проработан разработчиком.

Стандарт JESD204А именует линию связи между логическим устройством (ПЛИС или процессор) и преобразователями данных многоточечной. Но такой термин может вводить в заблуждение, т.к. стандарт не подразумевает наличие нескольких абонентов,наоборот, к одному передатчику может быть подключен только один приемник.

Стандарт определяет четыре типа устройств на физическом уровне:

— NMCDA-SL (No Multiple Converter Device Alignment — Single Lane) — передающие по одной линии и не поддерживающие работу с несколькими преобразователями;

— NMCDA-ML (No Multiple Converter Device Alignment — Multiple Lane) — передающие по нескольким линиям и не поддерживающие работу с несколькими преобразователями;

— MCDA-SL (Multiple Converter Device Alignment — Single Lane) — передающие по одной линии и поддерживающие работу с несколькими преобразователями;

— MCDA-ML (Multiple Converter Device Alignment — Multiple Lane) — передающие по нескольким линиям и поддерживающие работу с несколькими преобразователями.

В зависимости от типа устройства, стандартом определяется несколько схем включения:

– один преобразователь подключается к интерфейсу с одной линией;

– несколько преобразователей внутри одного устройства подключается к интерфейсу с одной линией;

– одиночный преобразователь подключается к интерфейсу с несколькими линиями;

– несколько преобразователей внутри одного устройства подключается к интерфейсу с несколькими линиями.

На транспортном  уровне JESD204A  группирует выборки или части выборок АЦП или ЦАП (рисунок 4 и рисунок 5) в кадры из т.н. октетов — блоков по 8 бит. За один цикл передачи может передаваться несколько октетов от одного преобразователя. Важное условие — число октетов было целым для уменьшения взаимного влияния между аналоговыми и цифровыми цепями последовательных интерфейсов.

Рисунок 4

Рисунок 5

В стандарте под выборкой понимается совокупность из N бит данных, нескольких контрольных (например, бит выхода за диапазон) и конечных (tail) бит. Конечные биты используются для заполнения октета. Для генерации таких бит стандартом рекомендуется использовать псевдослучайные механизмы.

Выборки собираются в слова, которые в свою очередь преобразуются в расширенные слова с помощью добавления контрольных и конечных битов. При этом октет, соответствующий первой выборке, помещается в старший байт.

Кадр данных формируется из последовательных октетов. В стандарте  также описывается пакетная передача кадров, когда  в пределах одной передачи посылается несколько кадров.

Основные характеристики кадров приведены в таблице 1.

Таблица 1

На канальном уровне выполняется системная синхронизация и выравнивание линий.

Как упоминалось выше, при потере синхронизации приемник формирует сигнал Sync. При получении этого сигнала, передатчик посылает контрольные символы, после чего ожидает повторения сигнала Sync. После его получения, с началом следующего такта передатчик возобновляет передачу данных.

Если интерфейс передачи состоит из нескольких линий, то сигналы Sync от всех преобразователей объединяются, а затем выполняются те же операции, что и для одной линии.

После осуществления общей синхронизации проводится согласование линий. Эта необязательная, но полезная процедура. Для согласования используется достаточно сложный алгоритм. Сами кодированные биты данных используются для синхронизации. Делается это двумя способами. Если не применяется скремблирование, то передатчик занимается сравнение последних октетов текущего и последнего переданных кадров. Если они совпадают, то передатчик заменяет последний октет текущего кадра контрольной последовательностью (для пакетной передачи применяется собственная контрольная последовательность). Получив эту последовательность, приемник заменяет ее на последний декодированный октет из предыдущего кадра.

Если используется скремблирование данных, то передатчик сравнивает последний октет в текущем кадре с константой 0xFC и, если они совпадают, то заменяет октет на контрольную последовательность для одиночных кадров. Если в последнем октете находится число 0x7C, то октет заменяется на контрольную последовательность для пакетной передачи кадров. В случае обнаружения одной из контрольных последовательностей приемник производит обратную замену. Затем происходит следующее. Если приемник получает два последовательных контрольных слова на одном и том же месте, но не в конце соответствующих кадров, то приемник осуществляет выравнивание кадра таким образом, чтобы контрольная последовательность  приходилась на конец кадра.

Появление стандарта JEDEC JESD204A позволяет упростить топологию печатной платы, сократить количество используемых портов ввода-вывода ПЛИС, АЦП или ЦАП, уменьшить электромагнитные помехи. В случае изменения разрядности преобразователя данных не требуется новая разработка, а только перепрошивка ПЛИС. Стандартом предусмотрены возможность скремблирования данных и контрольных битов для улучшения спектра аналогового сигнала, периодического выравнивания кадров, а также обеспечена совместимость с ПЛИС различных производителей (Altera, Lattice и Xilinx).

Дополнительно важным преимуществом нового интерфейса является наличие функции определения одиночных ошибок и поддержка более 4  каналов АЦП/ЦАП, что, несомненно, найдет свое применение в системах следующего поколения MIMO.

Источники

• https://www.nxp.com/wcm_documents/news/download-media/publications/technical_whitepaper_final.pdf

Материал предназначен для использования в образовательных целях